MAY 0 2 2003

CLIPPEDIMAGE= JF355091838A

PAT-NG: JP355091838A

DOCUMENT-IDENTIFIER: JF 55091838 A

TITLE: ELECTRONIC DEVICE

PUBN-DATE: July 11, 1980

INVENTOR-INFORMATION:

NAME

TAKEMOTO, FUMIO

ASSIGNEE-INFORMATION:

NAME

SEIKO EPSON CORP

COUNTRY N/A

APPL-NO: JP53163977

APPL-DATE: December 29, 1978

INT-CL (IPC): H01L021/60

US-CL-CURRENT: 29/825,438/FOR.375

ABSTRACT:

PURPOSE: To simplify the working of burying an electronic part into an dielectric, by burying the electronic part, such as a semiconductor element, etc., into the dielectric substrate, such as resin, etc., in such a position that the electrode section is selectively exposed, and also by providing its surface with an electric conductive wiring.

CONSTITUTION: A semiconductor chip 3 is set on the top of an injection mold's bettom mold 9, and a top mold 11 of the injection mold, which has a pin 10 contacting an electrode section 5 of the semiconductor chip, is set over the top. By injecting resin from a gate 12 provided on the

02/24/2003, EAST Version: 1.03.0002

bottom mold of the injection mold, a resin 8 is formed into a continuous piece around the semiconductor chip 3. As the electrode section 5 is exposed when the top and bottom molds are removed, a wiring 7 is provided in such a manner as to allow it to extend over the resin 8 by using photo etching process or printing process. The resin may be formed by using transfer mold, compression forming or injection mold. As this method eliminates necessity of photo-etching process to expose the electrode section, it is possible to shorten an entire fabricating process and improve quality.

COPYRIGHT: (C) 1980, JPO& Japio

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭55—91838

Int. Cl.³
H 01 L 21/60

識別記号

庁内整理番号 6684-5F ❸公開 昭和55年(1980)7月11日

発明の数 1 審査請求 未請求

(全 2 頁)

分電子装置

2)特

顧 昭53-163977

②出 願 昭53(1978)12月29日

の発 明 者 竹本二三夫

諏訪市大和3丁目3番5号株式

会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

砂代 理 人 弁理士 最上務

1 発明の名称 電子装置

2. 特許請求の範囲

単一もしくは複数の電子器品と、前配電子器品 の電差を選択的に開出させて前配電子器品の開題 に一体成形された簡電体基板と、前配電子器品の 電差及び簡電体基板上に配値された導電体パター ンからなることを特徴とする電子装置。

5. 発明の辞録な説明

本発明は、単一もしくは複数の電子振品が共通 の支持サプストレートに取りつけられ、配録され 大電子装置に関する。

使来、電子製品及び支持サブストレートにより 構成され、ポンディングレス方法により配離され た電子装置は、33.1 他に示す和く、セラミック基 表1上に樹脂シート2が萎着され、半導体チップ 3.の上面が削配機能シート2の上面と同一平面と なるように半導体チップ3が進め込まれる。更に 半導体チップ3及び樹脂2上に薄い樹脂シート4 が装着されており、フォトエッチング技術により、 半導体チップの電量器5が部出されるように、 同 い樹脂シート4に孔6があけられていた。配像7 は薄い樹脂シート4上及び孔6を通して半導体チップの電量器5上に、金属被膜を適した使、フォ トエッチング技術を用いて形成されていた。

このため、製造時度い樹脂シート 4 を接着する 工程及び半導体チップの包傷器 5 を舞出させるた めの孔 6 をあけるフォトエッチング工程が必要で あり、また半導体チップ 3 の上面と樹脂シート 2 の上面が何一平面にすることが、函離で不良の原 因とたつていた。本発明はかかる欠点を除去する ためになされたものである。

本発明の一実施例を集2回、集3回、集4回に ついて説明すると、集2回に示す和く半導体チップ3の無限に資新8が一体成形され、かつ半導体 テップの電価部5は毎出している。さらに集3回 に示す和く、配額7は終1回で説明したのと同様


- 2 -


な方法で製作される。

このような電子装置によれば、無4BK示した 如く、半導体チップ3を射出成形下理 9 K セット し、更に半導体チップの電番器5 K、接触するよ カビン10を有する射出成形上費 1 1 をセットし、 射出成形ゲート 1 2 から実施を射出することによ り、製作することができる。射出成形上型 1 1 及 び射出成形下型 9 の半導体チップ3 K接触する部 分の置物度は土 1 μ程度で仕上げてかくことが必 使である。


以上の放例においては、配慮7は金具被膜を施 とした後フォトエッチング技術を用いて形成した が、尋覧材料を印刷することにより形成してもよ い。また樹布の成形は、射出成形で散明したがト ランスファモールド、圧徹成形、注差等の方法を 用いてもよい。

以上の如く本発明によれば、海の樹脂シート 4 を接着する工程及び半事体テンプの電電散 5 を属 出するための孔 6 をあけるフォトエッテンク工程 か不安となり工程の短線が可能となる。また半導





* 2 D



净 3 图

特開昭55-9183812

体チップ3の上面と裏面シート2の上面を同一平面にするという技術的問題点もなくなり良品事向 上が可能となる。

4 包面の簡単な製明

第1 的は、在来の電子装置の受器所画的。第2 数、第3 助は本発明の電子装置の一実施例の受器 断画面。第4 助は本発明の電子装置装造方法の一 実施例要据新画面。

1 ……セラミツク基板 2 ……機能シート

3 ……半導体チップ - 4 ……薄い樹脂シート

5 ……半導体チップの電動器 6 ……孔

7 … … 配器 8 … … 樹脂 9 … … 射出底形下盘

10……ピン 11……射出成形上重


12……射出成形グート。

以上

出國人 株式会社群訪得工会 代理人弁理士 最 上 新

- 4 -





才 4 图